EIESD Ion Air Bar: структуры защиты от электростатического разряда в технологии КМОП

EIESD Ion Air Bar: структуры защиты от электростатического разряда в технологии КМОП

Технология комплементарного металла-оксида-полупроводника (КМОП) уже давно служит основой производственного процесса для современных интегральных схем, охватывающих бытовую электронику, промышленные системы управления, автомобильные полупроводники и устройства высокоскоростной связи. Благодаря непрерывному масштабированию процесса от устаревших узлов микрометрового уровня до усовершенствованных 7-нм, 5-нм и менее 3-нм архитектур FinFET и GAA CMOS, внутрикристальные устройства имеют ультратонкие оксиды затвора, малую глубину перехода и минимальное расстояние между устройствами. Хотя эти достижения радикально улучшают плотность интеграции микросхем, скорость работы и энергоэффективность, они значительно ослабляют устойчивость КМОП-устройств к электростатическому разряду. Импульсы переходного электростатического разряда, генерируемые во время изготовления пластин, испытаний упаковки, эксплуатации оборудования и использования терминалов, могут легко вызвать пробой оксида затвора, термическое выгорание перехода и параметрический дрейф в незащищенных схемах КМОП, что приводит к снижению выхода продукта и долгосрочным сбоям в работе поля.

В отличие от дискретных полупроводниковых приборов, интегральные схемы КМОП характеризуются комплементарным соединением устройств NMOS и PMOS, симметричной топологией схемы и очень компактным расположением компоновки, что выдвигает уникальные требования к конструкции структуры защиты от электростатического разряда. Традиционные универсальные структуры защиты от электростатического разряда часто страдают от плохой совместимости, чрезмерных паразитных помех, рисков блокировки и несбалансированной эффективности защиты при применении к процессам КМОП. Индивидуальные структуры защиты от электростатического разряда, адаптированные к электрическим характеристикам и особенностям процесса КМОП, стали важными вспомогательными технологиями для проектирования и массового производства высоконадежных КМОП-чипов.

Структуры защиты от электростатического разряда в технологии КМОП представляют собой совместимые с процессом интегрированные архитектуры устройств, разработанные с симметричными и взаимодополняющими характеристиками, которые поглощают и шунтируют переходный электростатический импульсный ток, фиксируют аномальное перенапряжение и устраняют повреждения, вызванные электростатическим разрядом, сохраняя при этом внутреннюю электрическую симметрию и стабильность работы КМОП-схем.

На ранних этапах разработки КМОП-чипов использовались универсальные схемы защиты от электростатического разряда, заимствованные из биполярных процессов, что приводило к серьезным проблемам в отрасли. Эти несогласованные структуры часто создают асимметричные паразитные параметры, которые нарушают симметрию напряжения и тока дополнительных КМОП-устройств, вызывая искажение сигнала и повышенное статическое энергопотребление. Кроме того, неподходящие структуры ESD легко вызывают эффекты защелки, уникальные для схем КМОП, что приводит к необратимому выходу из строя схемы из-за короткого замыкания. С совершенствованием стандартов промышленной надежности целенаправленное проектирование структуры защиты от электростатического разряда на основе КМОП стало обязательным звеном в проектировании надежности чипов.

В этой статье систематически рассматриваются принципы работы, типы ядер, характеристики производительности, конструктивные ограничения, стратегии оптимизации и сценарии применения основных структур защиты от электростатического разряда в технологии КМОП. Он сравнивает преимущества и ограничения различных структур с помощью визуализированных данных, анализирует проблемы проектирования, специфичные для КМОП, и обобщает лучшие практики промышленного развертывания, предоставляя комплексное техническое руководство для инженеров по проектированию полупроводников и инженеров по надежности для реализации высококачественной защиты от электростатического разряда в проектах КМОП-ИС.

Оглавление

• Фундаментальные принципы защиты от электростатического разряда для КМОП-технологий

• Основные типы и рабочие механизмы КМОП-совместимых ESD-структур

• Сравнение производительности основных КМОП-структур защиты от электростатического разряда

• Особые КМОП-проектные ограничения для структур защиты от электростатического разряда

• Сценарии применения различных КМОП-структур защиты от ЭСР

• Распространенные дефекты и методы оптимизации традиционных КМОП ЭСР структур

• Усовершенствованные оптимизированные ESD-структуры для нанометровых КМОП-процессов

• Будущие тенденции развития технологии защиты от ЭСР КМОП

Фундаментальные принципы защиты от электростатического разряда для КМОП-технологий

Защита от электростатического разряда в технологии КМОП следует трем основным принципам, включая симметричное согласование устройств, шунтирование переходных перенапряжений и контроль риска нулевого замыкания, обеспечивая надежную электростатическую защиту без ущерба для дополнительной симметрии и эксплуатационной стабильности схем КМОП.

Симметричное согласование устройств — это наиболее фундаментальный принцип проектирования, который отличает защиту от электростатического разряда КМОП от обычной конструкции. Основное эксплуатационное преимущество схем КМОП заключается во взаимодополняющей симметрии устройств NMOS и PMOS, что обеспечивает низкое статическое энергопотребление, стабильную передачу сигнала и сбалансированное колебание напряжения. Обычные асимметричные структуры защиты от электростатического разряда создают несогласованную паразитную емкость и сопротивление на сторонах NMOS и PMOS, разрушая симметрию схемы. Этот дисбаланс приводит к дрейфу рабочей точки постоянного тока, увеличению тока утечки и искажению рабочего цикла цифрового сигнала. Структуры защиты от электростатического разряда, адаптированные к КМОП, имеют симметричную компоновку и дополняющую конструкцию устройства для обеспечения согласованных паразитных параметров и скорости срабатывания защиты с обеих сторон, полностью сохраняя при этом внутренние преимущества КМОП-схем.

Шунтирование переходных перенапряжений и ограничение напряжения составляют основной функциональный механизм защиты КМОП от электростатического разряда. События ЭСР представляют собой сверхбыстрые переходные импульсные помехи со временем нарастания от наносекунд до десятков наносекунд и пиковыми токами до нескольких ампер. Когда переходное электростатическое перенапряжение действует на контакты КМОП-чипа или силовые домены, быстро срабатывает встроенная структура защиты от электростатического разряда, образуя путь проводимости с низким сопротивлением между сигнальной линией и шиной заземления или питания. Этот механизм шунтирует большую часть импульсного тока, чтобы избежать воздействия сильного тока на сердечники КМОП-устройств с тонким затвором, одновременно ограничивая переходное перенапряжение в пределах безопасного порогового диапазона пробоя нанометровых КМОП-устройств, предотвращая разрыв оксида затвора и выгорание перехода.

Контроль риска нулевого запирания — это уникальный принцип безопасности для защиты КМОП от электростатического разряда. Собственная паразитная тиристорная структура, образованная дополнительными КМОП-устройствами, чрезвычайно склонна к эффекту фиксации при переходных перенапряжениях и воздействии тока. Как только происходит защелка, схема образует непрерывный путь проводимости с низким сопротивлением между питанием и землей, что приводит к постоянному большому потреблению тока и постоянному перегоранию чипа. Все квалифицированные структуры защиты КМОП от ЭСР должны строго избегать срабатывания паразитной проводимости тиристора во время реакции на ЭСР и нормальной работы, а также оптимизировать изоляцию компоновки и планирование пути тока для подавления рисков фиксации на уровне физической структуры.

Совместимость процессов является важным вспомогательным принципом для промышленного массового производства КМОП ESD-структур. Все устройства защиты от электростатического разряда должны быть полностью совместимы со стандартным технологическим процессом КМОП, параметрами легирования и правилами проектирования компоновки без дополнительной модификации процесса или настройки маски. Структуры защиты должны адаптироваться к характеристикам масштабирования устройств различных узлов КМОП, от устаревших микрометрических процессов до усовершенствованных процессов FinFET, обеспечивая стабильность и эффективность защиты в различных технологических средах, а также соответствие требованиям серийного изготовления пластин и производства упаковки.

Согласование характеристик с низким уровнем паразитных помех имеет решающее значение для защиты высокоскоростных КМОП-схем. Современные усовершенствованные КМОП-процессы широко используются в высокоскоростных цифровых логических схемах и высокоточных аналоговых схемах, которые чрезвычайно чувствительны к паразитным параметрам, вносимым структурами ESD. Конструкция защиты КМОП от электростатического разряда должна минимизировать паразитную емкость и ток утечки, исходя из обеспечения возможности защиты, предотвращения затухания полосы пропускания сигнала, фазового сдвига и увеличения статического энергопотребления, а также реализации оптимального баланса надежности защиты и производительности схемы.

Основные типы и рабочие механизмы КМОП-совместимых ESD-структур

Основные КМОП-совместимые структуры защиты от электростатического разряда разделены на пять основных категорий: пары КМОП-диодов, пары GGNMOS/GPPMOS, традиционные структуры КМОП SCR, многоуровневые структуры защиты МОП и структуры активного запуска ESD, каждая из которых имеет независимые рабочие механизмы и характеристики адаптации процесса.

Структуры пар КМОП-диодов являются наиболее основными и широко используемыми схемами защиты от электростатического разряда с низким уровнем паразитных помех для КМОП-схем, отличающимися полной совместимостью с технологическими процессами и симметричными характеристиками. В этой структуре используются комбинации прямых и обратных параллельных диодов, состоящие из КМОП-устройств с N-лункой и P-подложкой, которые могут быть сформированы напрямую с помощью стандартных этапов легирования и травления КМОП без дополнительных технологических затрат. Когда на сигнальном выводе возникает положительное перенапряжение ESD, прямой диод включается для шунтирования импульсного тока; когда возникают отрицательные импульсные помехи ESD, обратный диод проводит ток, освобождая статический заряд. Симметричная конструкция сопряжения обеспечивает постоянную возможность защиты от электростатического разряда, как положительную, так и отрицательную, идеально согласуя характеристики двунаправленного сигнала аналоговых и цифровых схем КМОП. Благодаря простой конструкции и сверхнизкой паразитной емкости диодные пары широко используются в быстродействующих маломощных интерфейсных схемах КМОП.

Комплементарные парные структуры GGNMOS и GPPMOS являются основными устройствами защиты для основных цифровых КМОП-схем. NMOS с заземленным затвором (GGNMOS) и PMOS с заземленным затвором (GPPMOS) образуют симметричные пары защиты для рабочих областей NMOS и PMOS схем CMOS соответственно. Рабочий механизм основан на паразитном биполярном эффекте МОП-устройств: при переходном перенапряжении ESD сток-переход МОП-устройства подвергается лавинному пробое, генерируя большое количество носителей, образуя низкоомный путь проводимости. Конструкция комплементарного спаривания решает проблему несбалансированной защиты одиночной структуры GGNMOS в схемах КМОП, реализуя двунаправленную симметричную защиту от электростатического разряда. Этот тип структуры имеет умеренную выдерживаемость по току и простую компоновку, подходящую для защиты от электростатического разряда обычных цифровых логических модулей в стандартных процессах КМОП.

Структуры КМОП-кремниевого управляемого выпрямителя (SCR) представляют собой высокоэффективные сильноточные защитные структуры для КМОП-схем среднего и высокого напряжения. Структура CMOS SCR естественным образом формируется за счет паразитного PNPN-перехода дополнительных устройств NMOS и PMOS в схемах CMOS, что делает ее полностью совместимой с процессами. Когда переходное напряжение ESD достигает порога срабатывания, активируется механизм проводимости с положительной обратной связью PNPN-перехода, образуя путь шунтирования тока со сверхнизким сопротивлением и чрезвычайно высокой способностью выдерживать импульсные токи. По сравнению с МОП- и диодными структурами КМОП-тиристор обладает преимуществами высокой эффективности защиты и небольшой площади размещения. Однако традиционные CMOS SCR имеют низкое удерживающее напряжение, что может привести к риску блокировки в низковольтных усовершенствованных процессах CMOS, требующих целенаправленной структурной оптимизации в практических приложениях.

Многоуровневые структуры защиты от электростатического разряда МОП представляют собой оптимизированные схемы для низковольтных нанометровых КМОП-процессов. Усовершенствованные нанометровые КМОП-устройства имеют чрезвычайно низкое напряжение пробоя, что делает однослойные МОП-структуры неспособными удовлетворить требования по ограничению низкого напряжения. В составных МОП-структурах используются последовательно соединенные несколько МОП-устройств для равномерного распределения перенапряжения ESD, снижения напряжения, передаваемого одним устройством, реализации низкого напряжения срабатывания и защиты от низкого напряжения фиксации. Симметричная многослойная конструкция соответствует рабочим характеристикам современных КМОП-схем при низком напряжении, эффективно предотвращает оксидный пробой затвора устройств с тонким затвором и подходит для защиты от электростатического разряда КМОП-чипов с напряжением 1,8 В, 1,2 В и сверхнизким напряжением.

Структуры защиты от электростатического разряда с активным триггером представляют собой интеллектуальные высокоточные схемы защиты для сложных КМОП-схем со смешанными сигналами. В отличие от пассивных структур, зависящих от физических характеристик устройства, активные триггерные структуры включают в себя встроенные блоки обнаружения переходных процессов и усилители возбуждения, которые могут в реальном времени отслеживать скорость изменения напряжения в узлах схемы КМОП. При обнаружении переходного импульса ESD привод активно включает защитный канал для реализации быстрого шунтирования. Эта структура обладает сверхвысокой точностью запуска и защитой от помех, может эффективно отличать переходные помехи ESD от обычных колебаний напряжения в цепи, избегать ошибочного запуска и подходит для высокоточных CMOS-чипов со смешанными сигналами со строгими требованиями к стабильности.

Сравнение производительности основных КМОП-структур защиты от электростатического разряда

Различные структуры защиты от электростатических разрядов КМОП демонстрируют очевидные различия в паразитных параметрах, скорости реакции, способности выдерживать ток, риске блокировки и адаптируемости процесса, а для достижения оптимальных защитных эффектов требуется целенаправленный выбор в соответствии с типами схем КМОП.

Чтобы облегчить количественное сравнение и инженерный выбор различных ESD-структур КМОП, в следующей таблице приведены основные показатели производительности, применимые диапазоны напряжений, а также преимущества и ограничения всех основных структур, охватывающие ключевые аспекты, тесно связанные с производительностью и надежностью КМОП-схем:

Структуры пар КМОП-диодов имеют наиболее заметное преимущество в производительности в высокоскоростных схемах. Их сверхнизкая паразитная емкость не вызывает затухания высокочастотного сигнала и фазового сдвига, а полностью симметричные характеристики двунаправленной проводимости идеально подходят для двунаправленной передачи сигнала в КМОП-схемах. Ограничение заключается в недостаточной выдерживаемости импульсного тока, поэтому оно подходит только для защиты сигнальных выводов, а не для сценариев защиты выводов источников питания высокой мощности.

Дополнительные структуры GGNMOS/GPPMOS являются наиболее экономичным решением для традиционных стандартных процессов CMOS. Совместимость процессов превосходна, а сложность проектирования и компоновки невелика, что удобно для стандартизированного массового производства. Основным недостатком является относительно низкая скорость отклика и неравномерное распределение тока, что может легко вызвать локальное термическое перегорание при воздействии электростатического разряда высокой интенсивности, а характеристики защиты являются общими для современных нанометровых низковольтных КМОП-схем.

Традиционные структуры CMOS SCR имеют абсолютные преимущества в сценариях сильноточной защиты, при этом выдерживаемая токовая способность намного превосходит другие структуры той же области. Однако низкое удерживающее напряжение создает серьезную скрытую опасность защелкивания в низковольтных КМОП-схемах, что может привести к непрерывному нарушению проводимости цепи в случае ошибочного срабатывания. Следовательно, его можно безопасно применять только в высоковольтных КМОП-чипах, и его непосредственное использование запрещено в усовершенствованных низковольтных нанометровых КМОП-схемах.

Многоуровневые МОП-структуры и активные триггерные структуры представляют собой оптимизированные решения для современных передовых КМОП-процессов. Многоуровневая МОП-схема решает проблему защиты от низкого напряжения КМОП-устройств с тонким затвором, в то время как активные триггерные структуры решают проблему неправильного запуска пассивных защитных структур в сложных КМОП-схемах со смешанными сигналами. Обе структуры обладают превосходными комплексными характеристиками и являются основным направлением развития современной защиты КМОП от электростатического разряда.

Особые КМОП-проектные ограничения для структур защиты от электростатического разряда

Конструкция структуры защиты от электростатического разряда в технологии КМОП должна соответствовать четырем уникальным ограничениям, включая поддержание дополнительной симметрии, подавление эффекта защелки, баланс паразитных параметров и согласование правил процесса, чтобы избежать нарушения характеристик и стабильности схемы КМОП.

Соблюдение дополнительной симметрии является основным ограничением конструкции КМОП ESD. Основной рабочий механизм КМОП-схем основан на взаимном переключении и взаимодополняющей проводимости устройств NMOS и PMOS. Любая асимметричная конструкция защиты от электростатического разряда приведет к несогласованному порогу включения, паразитной емкости и току утечки двух типов устройств. Эта асимметрия приведет к смещению постоянного тока рабочих точек КМОП-схемы, увеличению статического энергопотребления и искажению рабочего цикла цифрового сигнала и амплитуды аналогового сигнала. Таким образом, все структуры защиты от электростатического разряда, применяемые к схемам КМОП, должны иметь симметричную конструкцию спаривания, чтобы обеспечить полностью согласованную защитную реакцию и электрические параметры на сторонах NMOS и PMOS.

Подавление эффекта защелки является наиболее важным ограничением безопасности для КМОП-структур ESD. Собственный паразитный тиристор PNPN, состоящий из КМОП N-лунки, P-подложки и дополнительных устройств, очень чувствителен к переходному напряжению и воздействию тока. Когда структура защиты от электростатического разряда высвобождает импульсный ток, мгновенная подача тока может вызвать срабатывание паразитного тиристора, что приведет к сбою защелки. Конструкция ESD должна строго контролировать путь тока и плотность тока, устанавливать разумные интервалы изоляции и конструкции защитных колец, а также избегать концентрации тока в области паразитного перехода, существенно подавляя возникновение эффекта защелки.

Ограничение баланса паразитных параметров обеспечивает стабильность высокочастотных характеристик КМОП-схем. Высокоскоростные цифровые схемы КМОП и аналоговые радиочастотные схемы предъявляют чрезвычайно высокие требования к согласованности паразитных параметров. Асимметричная паразитная емкость, создаваемая структурами ESD, приводит к различной задержке и затуханию сигнала для нарастающих и спадающих фронтов сигналов КМОП, что приводит к ухудшению целостности сигнала и уменьшению полосы пропускания. Разработчикам необходимо оптимизировать площадь перекрытия компоновки и размер устройства пар защиты от электростатического разряда, чтобы гарантировать, что паразитная емкость и сопротивление положительных и отрицательных цепей защиты полностью сбалансированы, устраняя искажения сигнала, вызванные дисбалансом параметров.

Ограничение на соответствие правил процесса гарантирует массовое производство КМОП-чипов. Различные поколения КМОП-процессов имеют строгие ограничения по правилам проектирования в отношении размера устройства, минимального расстояния, глубины ямы и концентрации легирующей примеси. Структуры защиты от электростатического разряда не могут нарушать правила проектирования процессов для обеспечения эффективности защиты, в противном случае это приведет к сбою литографии пластины, короткому замыканию устройства и низкому выходу продукции. В усовершенствованных процессах FinFET CMOS трехмерная структура устройства предъявляет более высокие требования к согласованию компоновки ESD, а традиционные планарные структуры ESD необходимо адаптивно оптимизировать для соответствия новым правилам процесса.

Кроме того, низкий ток утечки является важным показателем для проектирования маломощных КМОП-чипов. К портативным и носимым CMOS-чипам предъявляются строгие требования по контролю статического энергопотребления. Обратный ток утечки устройств защиты от электростатического разряда при нормальных условиях работы напрямую увеличивает статическое энергопотребление чипа. При проектировании структуры КМОП ESD необходимо оптимизировать структуру перехода и параметры легирования, чтобы минимизировать обратный ток утечки, отвечая требованиям к малой мощности современных интегральных схем КМОП.

Сценарии применения различных КМОП-структур защиты от ЭСР

Различные структуры защиты КМОП от электростатического разряда ориентированы на применимые сценарии, а разумное структурное соответствие, основанное на функции КМОП-чипа, области напряжения и рабочей частоте, может максимизировать эффективность защиты и баланс производительности.

Структуры пар КМОП-диодов применимы исключительно для высокоскоростных цепей маломощного сигнального интерфейса. Общие сценарии включают высокоскоростные интерфейсы ввода-вывода, интерфейсы передачи USB, низкочастотные порты сбора аналоговых сигналов и сигнальные контакты носимых устройств в нанометровых CMOS-чипах. Сверхнизкая паразитная емкость и симметричная двунаправленная защита диодных пар не будут мешать высокоскоростной передаче сигнала и работе КМОП-схем с низким энергопотреблением. Для высокочастотных КМОП-схем и прецизионных аналоговых входных схем предпочтительной схемой защиты от электростатического разряда является структура диодной пары из-за минимального искажения сигнала и отсутствия дополнительных шумовых характеристик.

Дополнительные парные структуры GGNMOS/GPPMOS подходят для традиционных цифровых КМОП-чипов среднего напряжения. Сюда входят логические схемы промышленного управления, обычные микросхемы основного управления бытовой электроникой и микросхемы цифровой обработки низкой точности, использующие стандартные КМОП-процессы 3,3 В и 5 В. Эти сценарии имеют низкие требования к частоте сигнала и энергопотреблению, а средняя степень защиты и простая компоновка парных структур МОП могут полностью соответствовать требованиям надежности. Между тем, низкая сложность проектирования и высокая технологическая совместимость этой структуры могут эффективно сократить цикл исследований и разработок чипа и снизить затраты на проектирование, что очень подходит для массового производства КМОП-чипов общего назначения.

Оптимизированные структуры CMOS SCR в основном используются для высоковольтных высоконадежных CMOS-чипов управления питанием и промышленных микросхем управления. Высоковольтные КМОП-схемы, такие как микросхемы управления питанием и микросхемы промышленных приводов, обладают высоким энергетическим воздействием ESD и требуют защиты от сильноточного тока. Сверхвысокое сопротивление импульсному току структур SCR может эффективно противостоять импульсам электростатического разряда высокой интенсивности в промышленных условиях. После оптимизации высокого напряжения удержания улучшенная структура SCR подавляет риски блокировки и может стабильно обеспечивать высокоэффективную защиту в сценариях применения высоковольтных КМОП-схем.

Многоуровневые структуры MOS ESD являются стандартной схемой защиты для современных низковольтных нанометровых КМОП-чипов. Сверхнизковольтные КМОП-схемы, использующие технологические узлы с напряжением 1,2 В и ниже, имеют чрезвычайно низкое напряжение пробоя устройства, а однослойные МОП-структуры не могут удовлетворить требования к низкому напряжению ограничения. Многоуровневые МОП-структуры равномерно распределяют перенапряжение ESD благодаря последовательной конструкции устройств, эффективно защищая КМОП-устройства с тонким затвором. Они широко используются в вычислительных чипах искусственного интеллекта, основных управляющих микросхемах мобильных терминалов и маломощных CMOS-чипах IoT с передовыми нанометровыми процессами.

Структуры активного триггера ESD применяются в высокоточных КМОП-чипах смешанных сигналов. Сложные КМОП-чипы со смешанными сигналами объединяют высокоскоростную цифровую логику и прецизионные аналоговые схемы с низким уровнем шума, которые требуют как высокой точности защиты от электростатического разряда, так и сильной защиты от помех. Структуры активного запуска могут точно идентифицировать переходные импульсы ESD и фильтровать нормальные колебания напряжения, избегая неправильного запуска и помех сигнала. Они широко используются в микросхемах обработки сигналов датчиков, высокоточных микросхемах операционных усилителей и автомобильных КМОП-чипах со смешанными сигналами.

Распространенные дефекты и методы оптимизации традиционных КМОП ЭСР структур

Традиционные структуры защиты КМОП от ЭСР имеют присущие дефекты, такие как плохая симметрия, низкая точность защиты, высокий риск защелкивания и недостаточная высокочастотная адаптируемость, которые можно эффективно решить путем улучшения конструкции и оптимизации компоновки.

Традиционные односторонние структуры GGNMOS имеют заметные дефекты симметрии в КМОП-схемах. Ранние конструкции КМОП ESD часто использовали одностороннюю защиту GGNMOS, что приводило к совершенно различным возможностям защиты и паразитным параметрам для положительных и отрицательных импульсов ESD. Такая асимметричная конструкция нарушает дополнительный баланс КМОП-схем, вызывая серьезные искажения рабочего цикла сигнала и дрейф постоянного тока. Стандартный метод оптимизации заключается в использовании симметричной парной компоновки GGNMOS и GPPMOS, обеспечивающей стабильную двунаправленную защиту и сбалансированные паразитные параметры, полностью решая проблему несоответствия симметрии.

Традиционные структуры CMOS SCR имеют серьезные риски защелкивания и дефекты низкого напряжения удержания. Внутренний механизм проводимости традиционных тиристоров с положительной обратной связью приводит к тому, что удерживающее напряжение ниже, чем нормальное рабочее напряжение частичных низковольтных КМОП-схем. Когда микросхема работает нормально, небольшие колебания напряжения могут вызвать неправильную проводимость SCR, что приведет к сбою фиксации. Основная схема оптимизации заключается в улучшении структуры SCR с высоким напряжением удержания, регулировке концентрации легирования и глубины перехода внутреннего PN-перехода, увеличении напряжения удержания до значения, превышающего рабочее напряжение чипа, и сохранении возможности сильноточной защиты, одновременно устраняя риски защелкивания.

Традиционные структуры диодных пар имеют недостаточную сильноточную защиту. Ограниченная структурными характеристиками PN-переходов, способность традиционных диодных пар выдерживать импульсный ток низка, и они легко перегорают при воздействии электростатического разряда высокой интенсивности, что приводит к отказу защиты. Метод оптимизации заключается в использовании параллельной комбинации многоступенчатых диодов и конструкции многоступенчатой ​​каскадной защиты. Параллельная структура улучшает общую выдерживаемость тока, а каскадная структура реализует иерархическое ограничение напряжения, что значительно повышает интенсивность защиты, сохраняя при этом сверхнизкие паразитные преимущества.

Традиционные структуры защиты MOS имеют низкую скорость срабатывания и неравномерное распределение тока. Паразитный биполярный эффект традиционных МОП-устройств имеет очевидную задержку включения, которая не может вовремя отреагировать на сверхбыстрые импульсы ESD в режиме CDM в усовершенствованных сценариях упаковки КМОП. В то же время одноканальный режим проводимости приводит к концентрированному локальному току и легкому термическому выгоранию. Стратегии оптимизации включают добавление вспомогательных ветвей триггера для ускорения реакции на включение, использование параллельной компоновки с несколькими пальцами для рассеивания импульсного тока и оптимизацию ширины металлической проводки для уменьшения плотности тока, повышения скорости реагирования и прочности конструкции.

Традиционные пассивные конструкции имеют плохую защиту от помех и легко допускают ошибочное срабатывание. Пассивные структуры ESD основаны на фиксированном физическом пороге проводимости, который не может отличить переходные импульсы ESD от обычного высокочастотного шума и колебаний напряжения в схемах КМОП, что приводит к частым неправильным запускам и ненормальной работе схемы. Метод оптимизации заключается во внедрении активных модулей обнаружения, добавлении оценки скорости переходных процессов и механизмов двойного обнаружения амплитуды, реализации интеллектуальной идентификации эффективных событий ESD и устранении помех, вызывающих неправильный запуск.

Усовершенствованные оптимизированные ESD-структуры для нанометровых КМОП-процессов

Усовершенствованные нанометровые КМОП-процессы, представленные FinFET и GAA, используют оптимизированные структуры ESD, включая SCR с высоким удержанием, симметричную многорычажную MOS, матрицу диодов со сверхнизким паразитным сопротивлением и адаптивные активные триггерные структуры, адаптирующиеся к характеристикам процесса с низким напряжением, высокой скоростью и высокой плотностью.

Модифицированные SCR-структуры с высоким удерживающим напряжением представляют собой структуры, оптимизированные для усовершенствованных низковольтных КМОП-процессов. Направленная на дефект фиксации традиционного SCR, модифицированная структура оптимизирует внутреннее легирование PN-перехода и структуру колодца КМОП-устройств, нарушает состояние проводимости положительной обратной связи при нормальном рабочем напряжении и значительно улучшает удерживающее напряжение. Оптимизированная структура сохраняет способность традиционного SCR выдерживать сверхвысокие токи и полностью исключает риски защелкивания при напряжении 1,2 В, 0,9 В и других рабочих средах КМОП со сверхнизким напряжением. Он решает противоречие между высокой эффективностью защиты и стабильностью работы при низком напряжении и широко используется для защиты от электростатического разряда в силовой области передовых нанометровых CMOS-чипов.

Симметричные многопальцевые структуры MOS ESD оптимизированы для характеристик компоновки FinFET CMOS высокой плотности. Традиционные однопальцевые МОП-структуры имеют неравномерное распределение тока и низкий коэффициент использования тока. Параллельная симметричная компоновка с несколькими пальцами использует конструкцию устройств одинакового размера и с одинаковым расстоянием для защитных блоков NMOS и PMOS, обеспечивая равномерное шунтирование импульсного тока каждого устройства. Симметричная структура обеспечивает электрический баланс дополнительных цепей КМОП, а конструкция с несколькими выводами улучшает общую выдерживаемость тока и эффективность термодиффузии, избегая локального перегрева. Он очень подходит для проектирования цифровых логических схем FinFET CMOS с высокой плотностью размещения.

Диодные матрицы со сверхнизким паразитным содержанием представляют собой специальные схемы оптимизации для высокоскоростных радиочастотных КМОП-схем. На основе традиционных пар диодов структура массива включает миниатюрный одиночный диод и разреженную симметричную компоновку, что еще больше уменьшает паразитную емкость и площадь перехода. Параллельная конструкция многоблочного массива улучшает выдерживаемость тока, сохраняя при этом сверхнизкие паразитные характеристики. Эта структура имеет незначительные помехи для высокочастотных сигналов уровня ГГц, полностью отвечая требованиям защиты от электростатического разряда для высокоскоростной связи и радиочастотных КМОП-чипов в сложных процессах.

Адаптивные структуры ESD с активным триггером представляют собой интеллектуальные оптимизированные решения для сложных КМОП-чипов GAA со смешанными сигналами. Адаптивная структура, ориентированная на динамические колебания напряжения и сложную шумовую среду усовершенствованных КМОП-схем, объединяет встроенные блоки контроля напряжения и температуры, которые могут динамически регулировать порог срабатывания в соответствии с рабочим состоянием микросхемы. Он поддерживает высокий порог защиты от помех в нормальных условиях работы и быстро снижает порог срабатывания защиты при возникновении электростатического разряда. Эта структура реализует адаптивную защиту по требованию, идеально балансируя чувствительность защиты, способность защиты от помех и стабильность работы схемы.

Изолированные структуры защиты от электростатического разряда представляют собой конструкции, адаптированные к технологическим процессам для передовых КМОП-процессов. Применяя технологию изоляции неглубоких траншей к периферии устройства ESD, структура изолирует паразитную емкость перехода и путь тока утечки между защитными устройствами и основными схемами КМОП, дополнительно подавляя паразитные помехи и перекрестные помехи устройств. Конструкция траншейной изоляции также улучшает термическую стабильность устройств ESD, избегая термодиффузии, влияющей на производительность окружающих прецизионных КМОП-устройств, и повышая общую надежность чипа.

Будущие тенденции развития технологии защиты от ЭСР КМОП

Технология структуры защиты CMOS ESD в будущем будет развиваться в направлении сверхнизкой паразитной интеграции, интеллектуального адаптивного регулирования, миниатюризации с учетом требований процесса и совместного проектирования на системном уровне, адаптируясь к итеративной модернизации сверхсовременных процессов CMOS.

Структуры со сверхнизким паразитным уровнем и высокой степенью интеграции ESD станут основным стандартом для сверхсовременных КМОП-процессов. С постоянным улучшением рабочей частоты КМОП-чипов и плотности интеграции ограничения паразитных параметров структур ESD становятся все более строгими. Будущие структуры КМОП ESD будут реализовывать сверхнизкую паразитную емкость и нулевой статический ток утечки за счет новой оптимизации структуры устройства и инноваций в компоновке. В то же время будет принята многофункциональная интегрированная конструкция для интеграции защиты от электростатического разряда, подавления перенапряжения и фильтрации шума в одном миниатюрном модуле, что позволит сократить накладные расходы на площадь кристалла и улучшить системную интеграцию, адаптируясь к сверхсовременным требованиям к проектированию CMOS-технологий 2 и 1 нм.

Интеллектуальные адаптивные противоаварийные конструкции заменят традиционные пассивные фиксированные конструкции. Будущая защита от электростатического разряда CMOS преодолеет ограничение фиксированных параметров запуска пассивных структур и осуществит динамическую настройку параметров защиты в реальном времени с помощью встроенных интеллектуальных блоков измерения и управления. Структура может автоматически адаптироваться к изменениям рабочего напряжения чипа, температуры окружающей среды и условий обработки, обеспечивая точную защиту в сложных рабочих условиях и полностью решая противоречие баланса производительности между возможностью защиты и стабильностью схемы.

Миниатюрные ESD-структуры, адаптированные к процессу, обеспечат полное согласование процесса. Традиционные универсальные структуры ESD больше не могут адаптироваться к структурным изменениям трехмерных КМОП-устройств FinFET и GAA. Будущая конструкция ESD будет полностью адаптирована к различным архитектурам КМОП-процессов, обеспечивая точное соответствие между характеристиками защитной структуры и параметрами технологического устройства. Миниатюрные индивидуальные структуры могут максимизировать эффективность защиты при условии, что они занимают минимальную площадь чипа, отвечая требованиям высокой плотности интеграции передовых КМОП-чипов.

Совместное проектирование структуры ESD и схемы CMOS на системном уровне станет основным режимом проектирования. Традиционная защита от электростатического разряда представляет собой относительно независимое вспомогательное звено конструкции, которое легко может вызвать конфликты производительности с основными схемами CMOS. В будущем проектирование КМОП-чипов будет включать в себя компоновку структуры ESD, согласование параметров и планирование текущего пути на ранней стадии проектирования архитектуры чипа, обеспечивая органическую координацию функций основной схемы и защиту от ESD. Совместное проектирование на системном уровне может фундаментально устранить лазейки в защите и помехи производительности, а также улучшить общую производительность и надежность CMOS-чипов.

Таким образом, структуры защиты от электростатического разряда являются незаменимыми компонентами базовой надежности в технологии КМОП. Различные типы КМОП ESD-структур имеют свои уникальные преимущества в производительности и применимые сценарии, а разумный выбор и оптимизированная конструкция являются ключом к балансу надежности защиты чипа и электрических характеристик. Благодаря непрерывной итерации КМОП-процессов в направлении сверхтонких узлов и трехмерных архитектур технология структур защиты от электростатического разряда будет продолжать внедряться и модернизироваться, устраняя различные узкие места в надежности при проектировании и массовом производстве КМОП-чипов, а также обеспечивая надежную техническую поддержку для высококачественной разработки современных полупроводниковых интегральных схем.